BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-020046

(43) Date of publication of application: 29.01.1991

(51)Int.Cl.

H01L 21/336 H01L 29/784

(21)Application number : **01-155395**

(71)Applicant: MATSUSHITA ELECTRON CORP

(22) Date of filing:

16.06.1989

(72)Inventor: KOBAYASHI KAZUNORI

NAKAMURA AKIRA YAMAMOTO ATSUYA

FUJII EIJI SENDA KOJI


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To reduce a contact resistance of a source.drain by incorporating a step of slightly retaining a gate oxide film on the source.drain of a thin film transistor.

CONSTITUTION: An oxide film 13 formed on a polysilicon layer 12 is retained in an etching step of an oxide film except at a position directly under a gate electrode 14. That is, since energy of certain degree is lost due to the film 13 on the polysilicon 12, the energy of an impurity to be implanted is reduced when it arrives at the polysilicon 12. Therefore, even in case of an ultrathin film polysilicon, the implanted impurity is punched through the polysilicon thin film, but not arrived at a quartz substrate 11 but collected into the polysilicon thin film, and the impurity concentration in the polysilicon is enhanced. Thus, the contact

resistance of a source.drain is reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

够日本图特許庁(JP)

① 特許出願公開

◎公開特許公報(A)

平3-20046

Sint, Ci. 5

識別記号

庁内整理番号

砂公開 平成3年(1991)1月29日

H 01 L

9058-5F H 01 L 29/78

311 P

審査請求 未請求 請求項の数 1 (全4頁)

半導体装置の製造方法 ❷発明の名称

> 頭 平1-155395 剱特

題 平1(1989)6月16日 **多出**

化多元 明 奢 小 林 ф **@発** 村 伊発 蚏 山 本 敦 也 明 奢 籔 并 英 治 倒靴 赆 沓 Ŧ 田 松下電子工業株式会社 勿出 顧 人 199代 里 人 弁理士 栗野 重幸 大阪府門真市大字門真1006番地 松下電子工業株式会社内 大阪府門其市大字門真1008番地 大阪府門真市大字門真1006番地 大阪府門真市大字門其1006番地 大阪府門真市大字門真1006番地

松下電子工業株式会社內 松下電子工業株式会社内 松下電子工業株式会社内 松下電子工業株式会社内

大阪府門真市大字門真1006番地

外1名

1、発明の名称

半専体整度の製造方法

2、特許請求の範囲

トランジスタとなるポリシリコン想上に、酸化 膜を形成する工程と、前記酸化膜上にゲート電視 を影成する工程と、このゲート電揺以外の部分の 酸化腺をエッチングして薄くする工程と、前記ポ リシリコン層中にイオン注入によりソース・ドレ イン領域を形成する工程とを含むことを特徴とす る半導体装置の製造方法。

3、発明の詳細な説明

産業上の利用分野

本発明は、改善ディスプレイの緊動函数等に用 いることが出来る半導体装置の製造方法に関する ものである。

従来の技術

以下に従来行なって来た拝頭トランジスタの製 進力法について説明する。従来の整造方法を第3 図に示す。初めに、第3回回の様に石英差板31

上にトランジスタの能動領域となるポリシリコン を形成し、バターニング後エッチングを行ないポ リシリコン32とする。次に、第3回向の様に 1100℃の温度で熱酸化を行ないゲート酸化築 33を形成する。次に、ゲート電機となるポリシ りコン関を形成し、パターニング後エッチングを 行ないポリシリコン34とする。次に、第3回心 の様にゲート電極のポリシリコン34直下のゲー ト酸化酸33以外にあるゲート酸化酸はエッチン グを行ない除去する。最後に第3回娘の様にセル プ♪ラインで P+ をイオン注入し、n 型領域35 を形成し、ソース・ドレイン領域とする。又、P 型トランジスを形成する場合はB*を注入する。 第4回に例えば、P*を法入した場合の課さ方向 に対する不輔物 (B+) 濃度分布を示す。

発明が解決しようとする課題

しかもながら、上記のような従来の単導体製造 方法では、イオン往入時の旅遊電圧は30KeV 対するP*及びB*の射影飛艇(R・P)はおよ

特開平3-20046 (2)

そ 0.0 4 μ m から 0.1 μ m である。 薄膜トランジスタのポリシリコンの原さが相互コンダクタンス(g m)を向上させるために数百 A であることから、イオン注入された P ・ 及び B ・ の殆んどは 石灰 芸 仮に到達してしまい、 不純物としての役割を果たしていない。その結果、 ソース・ドレイン 部のコンタクト低流が高くなってしまう欠点を打していた。

本物明は上記欠点を構み、薄膜トランジスタの ソース・ドレイン上にゲート酸化腺を数百人残す という工程を含むことにより、ソース・ドレイン 部のコンタクト抵抗を低減できる半導体装置の製 造方法を提供するものである。

課題を解決するための事段

上記課題を解決するために、本籍明の半導体数 置の製造方法は、ポリシリコン層上に形成された 酸化鍵をゲート電極直下以外の酸化腺のエッチン グ工程で酸化酸を残すようにしておくものである。

作用

設置の製造方法について、以下その製造方法を設 削する。

まず初めに、第1園の心様に石英基取11上に ポリシリコン層厚さ2000AをLPCVD法に より成長し、パターニングを行ない薄膜トランジ スタの能動領域を形成する。次に、第1回心の様 にポリシリコン層上に熱酸化によって厚さ1300 人のゲート酸化膜 13を形成し、その直上にポリ シリコン周標さ3000人を成長させ、パターニ ングを行ないゲート電振しるを形成する。異に、 フッ酸素のエッチング液により、ゲート酸化膜13 をゲート価格14直下の両側を500A残す機に エッチングをして、第1四回の様にする。この状 態で第1個のに示す様にセルファラインでP・又 はAs* をイオン连入(ミ×10¹⁵dose,30 KeV)し、n型領域 15を形成する。このn型 領域15は、薄膜トランジスタのソース領域及び ドレイン領域となる。イオン住入工程終了後以下 は、従来から用いられているプロセスに従ってソ 一ス電板。ドレイン電極を形成することにより石

宋 淮 卿

以下、本発明の一実態例について図面を参照しながら説明する。

第1図は、本発明の一実施例に於けるn 野卓郷 体装置の製造方法を示すものである。第1図に於いて11は石英基版、12は郷膜トランジスタと なるポリシリコン層、13はゲート酸化膜、14 はゲート電極となるポリシリコン層、15は n 型 不純物領域である。以上の様に構成された半導体

英蓝板上に麻腹トランジスタを形成する。

以上の様にして形成した薄調トランジスタは、ソース・ドレイン領域のゲート酸化膜を発金に除去せず、500A銭した状態でイオン住人を行なうことにより第2圏で示した後にポリシリコン屋内で不純物議度が高くなり、ソース・ドレイン総のコンタクト抵抗を小さくできる。

なお、本実施例では?*又はAs*のイオン注 人により n 型トランジスタとしたが、B* 核人に よるP型トランジスタを用いても扱い。

発明の効果

以上の様に、本発明の特徴は薄膜トラングスタートの機に、本発明の特徴は関連を、ゲートを、なり、ケートでは、大きでは、大きでは、大きでは、大きでは、大きでは、大きでは、大きでは、カース・ドルのソース・ドルのソース・ドルのソース・ドルのソース・ドルのソース・ドルのソース・ドルのソース・ドルのソース・ドルのメースを選を形成した時、コンタクト抵抗が低級できる。


特隔平3-20046(3)

4、図图の簡単な説明


第1個(a) ~ (a) は本奏明の実施例に於ける半導体接置の製造方法を示す工程 (b)、第2 図は本発明の製造方法を引いて、ポリシリコン器にイオン注入した時の深さ方向の不純物濃度分布 (b) を示す工程 (a)、第4 図は従来の半導体装置の製造方法を別いて、ポリシリコン層にイオン性入した時の深さ方向の不純物濃度分布図である。


1 …… 石英基板、2 …… ポリシリコン層、3 … …ゲート酸化器、4 …… ゲート電抵射ポリシリコン層、5 …… n 型不純物領域。

代樫人の氏名 弁祖士 深野重郊 ほか1名










-221-

特開平3-20046 (4)

第 4 刻



特開平3-20046

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第7部門第2区分 【発行日】平成6年(1994)11月25日 【公開香号】特開平3-20046 【公開日】平成3年(1991)1月29日 【年通号数】公開特許公報3-201 【出願香号】特願平1-155395 【国際特許分類第5版】 HOU 21/336 29/784 【FI】

311 P 9055-4M

HO11 29/78

手 統 棛 正 書

ቸ破 ያ ቑ ፟ን Я ኢቃ ፀ 林 弥 序 县 世 泰 1 事件の表示 平成 1 年 件 計 88 91558959 2 発明の条件 中郡体装置の製造方法 3 能圧もする省 有神なのはは 大阪病岛湖市李町161号 9: 8 Ž. (586) 经下租子工资法式会社 然 装 刨 4 代 製 人 7571 大阪府門具市大字門質 1 0 0 6 9 地 篊 经下盖螺旋集款或金型内 (72:02) 弁理士 介 跨 治 明 (議か 2名) 【連絡先 権盾 93-8484-9471 知的財源権センター】 5 画正により塩加する請求職の数 6 諸正の対象 雌類養全文 25 7 総正の内容 (1) 明初春を別経の張り全文裕正いたします。 (2) 図面の菜) 図を別紙の通り禁意いたします。

98 **19**

1、強弱の名称

ルボ体を置め製造方法

2、特許請求の新聞

トランジスクとなるポリシリコン議上に、強礼散を形成する工程と、財紀版 化版上にゲート選続を形成する工程と、このゲート競技<u>高下</u>以外の魅力の強化 酸キェッチングして薄くする工程と、前記ポリンリコン副中にイイン住入によ カソース・ドレイン源域を停成する工程とも含むことを特徴とする中原体基盤 の製造方法。

8、発明の詳細な説明

世代取得の主義自

本発明化、京品ディスプレイの超筋回路等に用いることが出来る中等体抗値 の製造方法に関するものである。

送染の技術

以下に従来行なって来た物師トランダスタの製造が差について説明する。は 来の製造方法を類3回に乗す。何めに、第3回回のはに石英基収81上にトランダスチの推断機禁となるボリシリコンでが成し、選択エッチングを行ないパチーニングを加たボリシリコン圏32を形成する。次に、第3回回のほに1105での温度で無駄化を打ないゲート般に数33回にの機なゲート発掘さなまりシリコン圏34を形成する。次に、第3回にの機なゲート発掘さなまりシリコン圏34世紀では、第3回にの機なゲート発掘さなまりシリコン圏34世でのゲート歌北側33以外にあるゲート歌北側を全なエッチングし、除会する。最後に第3回回の後にセルフアタインではイオン(P?を注入し、川型副は35を形成し、ゲース・ドレイン領域とする。第4回に則えび、アンダスタモル成する場合はボロンイオン(B?)を定入し、「型副は35を形成し、ゲース・ドレイン領域とする。第4回に則えび、アンガスカモル成する場合はボロンイオン(B?)を定入し、「場合の集ま方向に対する不純物(F?) 確度分布を示す。

発明が解決しようとする課題

しかしながら、上記のような使扱の半原体設置の製造方法では、イオン庄人 時の加速電配は30KeV毎度なしか低加速に指来ず、この時のシリコンに移

特開平3-20046

するP・及びB・の射耐熱性(R・P)はおよそO。D J a mから O. I a mである。機関トランジスクのよりかりロンの障をが拒近コングクリンス(a m)を 向上させるために独質点であることから、イギン住入されたP・及びB・の危ん どは石楽製蔵に到達してしまい、不軽値としての変質を無たしていない。その 結構、ソース・ビレイン後載のコンタチト器性が高くなってしまう欠点を育し でいた。

本発列は上記文点を貼る、清掃トランジスタのソース・ドレイン課誌上に ゲート選化機を数百人株けという工程を启むことにより、ソース・ドレイン領 組のコンタタト結議を低端できる学等体装置の提行方法を提供するものである。

課題を解決するなねの手段

上記課題を療法するために、本具明の半端体整確の製造力法は、ギリシリコン総上に形成された験で簡をゲート電磁式下以外の酸化酵のエッチンク工限で 能化準を残し、その後イギン径入を行ぶうものである。

作月

この構成により、近入される不能物はポリシリコン酸上の配化機によりある 経脱エネルギーを損失するため、ポリンリコン酸に産した時にはスタルギーが 起始している。すなわち、30KをVよりも製に低エネルギーで注入したこと になる。 ぐのため、数百人の超信酸ポリシリコンで場合でも注入した不能物 は、ポリシリコン情態を突き振け石英熱低に創造するのではなく、ポリシリコ ン情趣中にとり込まれ、ポリシリコン中の不純格温度が広くなる。その情景、 ソース・ドレイン環境のコンタクト技能が健康よりも苦しく妊娠できる。

保護網

以下、本発明の一実施例について協画を参照しながら説明する。

西1面は、本強明の一支施制に於ける1型単雄技術機の制造方法を示すものである。単1個に於いて11は石栗装板、12は清解トランプスタとなるポリシリコン職、13はゲート輸出業、14はゲート報報となるポリンリのご 15は12型不契約機械である。以上の後に繋攻された半導体装置の製造方法に ついて、以下もの製造方法を発明する。

ます初めに、第1回回の校に石英森版11上にポリシリコン版12を隠さ200月にしたくり注で成れませ、パターニングを行ない。項12回回の特にポリシリコン版12上に無財化によって陳さ130月立のゲート後北欧13名形式に、その政上にポリンリコン版14を見る0月立のゲート後北欧13名形式に、その政上にポリンリコン版14を見る0月立のサートをは、パターニングを行ないゲート電管でも成する。更に、ファ酸茶のエ・サング域によっ、ゲード曜化駅13でドート総板面下の周辺を500月級が作にエッテングをして第1回の体にする。この状態で第1回列に示す機は、セルフアリコンでドー又はよってモイナン住入(1大一門のは、30Kでリし、中型機械15元代式となる。その中型機械15元代、海豚・ヨンジスタのツース機械及びドレイン技術となる。イオン性入15元代で、企業から用いられているプロセスに就ってソース電船、ドレイン電磁を形成することにより石英雄版上に再覧とコンジスタが形成できる。

以上の補にして形成した路線トラングスタは、ソース・ドレイン機域上の ゲート動化機を完全に除去せず、5003番した状態でイオン注入を行なって とはより第2因で示した機能ポリンリコン層内で不純物路質が高くなり、ソー ス・ドレイン領域のコンタタト拠済を小さくできる。

なお、本実施的ではP ではカップのイオン従人によりコ型トランジスタとしたが、B 位人によるビジャランジスタを用いても良い。


発明の効果

収上の存む、木藻明の特徴は情襲トランジステの能動項管上に形成したケート 遊化除水、ゲート 管極成下面形の領域でわずかた疑してソース・ドレイン係 波のイオン注入を行なうことにある。本無明の正紀を見かすることにより、沿 限トランジスタのソース、ドレイン領域で不特の場底、舌い底点ればキャリア 能度が減くなり、ソース・ドレイン省電路を形成した時、コンチケト提供が低 値できる。

4、図書の簡単な集界

第1回的へはは本英明の実施例に許ける半連体変遷の設置力法を示す工程 図、第2回は本集的の事事体装置の製造方法を用いて、ポリンリコン暦にイオ

ン注入した時の変も方向の不能物源度分面間、第3回向かつ回は産業の半導体格 後の軽益方治を示す工程間、第4回は産業の半導体格表の認定方法を用いて、 すりシリコン層にイナン注入した剣の姿き方向の不能信濃度分面図である。 11……石気密板、12……ホリンリコン層、18……ゲート欧化駅、14 ……ゲート電極用ポリンリコン層、16……の型環境。 代理人の民名 弁理士 小紹治 頃 ほか2名



Japanese Laid-open Patent

Laid-open Number: Hei 3-20046

Laid-open Date: January 29, 1991

Application Number: Hei 1-155395

Filing Date: June 16, 1989

Applicant: Matsushita Electronics Corporation

SPECIFICATION

1. Title of the Invention

Method of Manufacturing Semiconductor Device

2. Scope of Claim

A method of manufacturing a semiconductor device characterized by comprising the steps of:

forming an oxide film on a polysilicon layer to be a transistor:

forming a gate electrode on said oxide film;

etching to thin said oxide film except a portion having said gate electrode; and

forming a source/drain region by implanting ions in said polysilicon layer.

3. Detailed Description of the Invention

Field of the Industrial Application

The present invention relates to a method of manufacturing a semiconductor device which can be used as a driver circuit for a liquid crystal display, or the like.

Prior Art

A conventional method of manufacturing a thin film transistor is described in the following. Fig. 3 illustrates the conventional manufacturing method. First, as illustrated in Fig. 3(a), polysilicon to be an active region of the transistor is formed on a quartz substrate 31. After patterning, etching is performed to form polysilicon 32. Then, as illustrated in Fig. 3(b), thermal oxidation is performed at the temperature of 1100°C to form a gate oxide film 33. Then, a polysilicon layer to be a gate electrode is formed. After patterning, etching is performed to form polysilicon 34. Then, as illustrated in Fig. 3(c), the gate oxide film except the gate oxide film 33 right under the polysilicon 34 of the gate electrode is etched to be removed. Finally, as illustrated in Fig. 3(d), P* ions are implanted in a self-aligning

manner to form an n-type region 35 to be a source/drain region. In the case where a P-type transistor is formed, B⁺ is implanted. Fig. 4 illustrates by way of example the distribution of the impurity (B⁺) concentration with respect to the depth in the case where P⁺ is implanted.

Problem to be solved by the Invention

However, in the above conventional method of manufacturing a semiconductor, the acceleration voltage in ion implantation can be lowered only to about 30 KeV. Here, the projection range (R·P) of P⁺ and B⁺ against silicon is about 0.04 μ m to 0.1 μ m. Since the thickness of the polysilicon of the thin film transistor is several hundred Å for the purpose of improving the transconductance (gm), most of the implanted P⁺ and B⁺ ions reach the quartz substrate and do not act as impurity. As a result, there is a disadvantage that the contact resistance of the source/drain region is high.

The present invention is made in view of the above disadvantage, and provides a method of manufacturing a semiconductor device which can lower the contact resistance of a source / drain portion by comprising a step of leaving a gate oxide film at the thickness of several hundred Å on a source/drain of the thin film transistor.

Means for solving the Problem

In order to solve the above problem, in a method of manufacturing a semiconductor device according to the present invention, an oxide film formed on a polysilicon layer is left in an etching step of the oxide film except a portion right under a gate electrode.

Action

In this structure, since the implanted impurity loses its energy to some extent due to the oxide film on the polysilicon, its energy is low when it reaches the polysilicon. In other words, the impurity is implanted with its energy being lower than 30 KeV. Therefore, even in the case of an ultra thin film of polysilicon at the thickness of several hundred Å, the implanted impurity does not go through the polysilicon thin film to reach a quartz substrate. Rather, it is taken within the polysilicon thin film to increase the impurity concentration in the polysilicon. As a result, the contact resistance in the source/drain portion can be considerably lowered compared with a conventional case.

Embodiment

An embodiment of the present invention is described in the following with reference to the drawings.

Fig. 1 illustrates a method of manufacturing an n-type semiconductor device according to the embodiment of the present invention. In Fig. 1, reference numeral 11 denotes a quartz substrate, 12 denotes a polysilicon layer to be a thin film transistor, 13 denotes a gate oxide film, 14 denotes a polysilicon layer to be a gate electrode, and 15 denotes an n-type impurity region. A method of manufacturing the semiconductor device structured as in the above is described in the following.

First, as illustrated in Fig. 1(a), a polysilicon layer at the thickness of 2000 Å is made to grow on the quartz substrate 11 by LPCVD, and is patterned to form an active region of the thin film transistor. Then, as illustrated in Fig. 1(b), the gate oxide film 13 at the thickness of 1300 Å is formed on the polysilicon layer by thermal oxidation, a polysilicon layer at the thickness of 3000 Å is made to grow right over it, and patterning is performed to form the gate electrode 14. Further, the gate oxide film 13 is etched using an etchant containing fluoric acid such that the gate oxide film 13 is left at the thickness of 500 Å on both sides of the portion right under the gate electrode 14 to obtain the state illustrated in Fig. 1(c). In this state, as illustrated in Fig. 1(d), P or As ions are implanted in a self-aligning manner (1 x 10¹⁵ dose, 30 KeV) to form the n-type region 15. The n-type region 15 is to be a source region and a drain region of the thin film transistor. After the ion implantation process is completed, a source electrode and a drain electrode are formed according to a conventional process to form the thin film transistor on the quartz substrate.

In the thin film transistor formed as described above, since the gate oxide film of the source/drain region is not completely removed and ion implantation is performed with the gate oxide film being left at the thickness of 500 Å, as illustrated in Fig. 2, the impurity concentration is high in the polysilicon layer, and thus, the contact resistance of the source/drain portion can be made lower.

It is to be noted that, though an n-type transistor is formed by ion implantation of P^+ or As^+ in this embodiment, a P-type

transistor may also be used formed by implanting B^+ . Effect of the Invention

As described in the above, the present invention is characterized in that ion implantation in the source/drain portion is performed with the gate oxide film formed on the active region of the thin film transistor being slightly left in regions on both sides of a portion right under the gate electrode. By introducing the process of the present invention, the impurity concentration, in other words, the carrier concentration, in the source/drain region of the thin film transistor is made higher, and the contact resistance can be made lower when the source electrode and the drain electrode are formed.

4. Brief Description of the Drawings

Figs. 1(a)-(d) are process drawings illustrating a method of manufacturing a semiconductor device according to an embodiment of the present invention. Fig. 2 is a diagram illustrating the distribution of the impurity concentration with respect to the depth in a case where ion implantation is performed in a polysilicon layer using the method of manufacturing a semiconductor device according to the present invention. Figs. 3(a)-(d) are process drawings illustrating a conventional method of manufacturing a semiconductor device. Fig. 4 is a diagram illustrating the distribution of the impurity concentration with respect to the depth in a case where ion implantation is performed in a polysilicon layer using the conventional method of manufacturing a semiconductor device.

1 quartz substrate, 2 polysilicon layer, 3 gate oxide film, 4 polysilicon layer for gate electrode, 5 n-type impurity region.

Name of Attorney: Patent Attorney Shigetaka Kurino and one other